

Aula 10: Processadores Multicore

ACH2055 – Organização e Arquitetura de Computadores II

Arquitetura e Organização de Computadores. William Stallings, 8ª edição – Capítulo 17 e 18

Valdinei Freire da Silva

Escola de Artes, Ciências e Humanidades - USP

2024

- ▶ Paralelismo em nível de instrução
- ▶ Paralelismo em nível de dados
- ▶ Paralelismo em nível de thread

- ▶ uma instância da execução de programa
- ▶ posse de recurso: espaço de endereçamento virtual para manter a imagem do processo
- ▶ sistema operacional
 - ▶ escalonamento
 - ▶ troca de processo
 - ▶ execução

- ▶ Threads em processadores multithreaded podem ser ou não a mesma coisa que threads de software
- ▶ Threads em software:
 - ▶ unidade despachável de trabalho dentro de um processo
 - ▶ cada thread executa sequencialmente
 - ▶ Threads em um mesmo processo podem ser executadas fora de ordem
- ▶ Threads em processadores:
 - ▶ suporte a execução de diferentes fluxos de instrução
 - ▶ cada thread possui banco de registradores e program counter independentes
 - ▶ SO associa processos/threads para threads em processadores

Abordagens de Multithreading

▶ Intercalada


- ▶ granularidade fina
- ▶ Processador lida com dois ou mais contextos de threads ao mesmo tempo
- ▶ Troca de thread a cada ciclo de clock
- ▶ Se a thread é bloqueada ela é pulada

▶ Em blocos


- ▶ granularidade grossa
- ▶ Thread executada até que ocorre um evento que cause demora (por exemplo, cache miss)
- ▶ efetiva em processador in-order, pois evita pipeline stall

- ▶ Simultânea (SMT)
 - ▶ As instruções são simultaneamente enviadas a partir de múltiplas threads para unidades de execução de processador superscalar
- ▶ Multiprocessamento de Chip
 - ▶ Processador é replicado em um único chip
 - ▶ Cada processador lida com threads separadas


Abordagens - Processador Escalar




Abordagens - Processador Superscalar



(d) Superscalar



(e) Interleaved multithreading superscalar



(f) Blocked multithreading superscalar

Abordagens - Processador Multicore

A B C D



A	A	A	A	B	B	B	C
D	D	D	A	A	A	B	D
D	D	D	A	A	A	B	C
B	D	A	A	A	A	B	B
C	D	D	A	A	A	A	A
A	B	B	D	D	D	D	D

(j) Simultaneous
multithreading
(SMT)


A B C D




A	A	B	B	C			
A		B	B				D
		B					D
A	A			C			D
		B	B	C	C		D
A	A	B		C	C		D

(k) Chip multiprocessor
(multicore)


Single-Thread



Multithread



Multicore




- ▶ Microprocessadores tiveram aumento de desempenho exponencial
 - ▶ Melhorias na organização
 - ▶ Aumento da frequência de clock
- ▶ Aumento no Paralelismo
 - ▶ Pipelining
 - ▶ Superscalar
 - ▶ Multithreading Simultâneo (SMT)
- ▶ Diminuição do retorno
 - ▶ Maior complexidade requer mais lógica de controle
 - ▶ Aumento na área do chip para coordenação e lógica de transferência de sinal

Desempenho de Software


- ▶ Benefícios de desempenho depende da efetiva exploração dos recursos paralelos
- ▶ Mesmo pequeno código serial impacta o desempenho
 - ▶ 10% inerentemente serial em um sistema com 8 processadores daria ganho de 4.7
- ▶ Sobrecarga com comunicação, distribuição de trabalho e coerência de cache
- ▶ Algumas aplicações efetivamente exploram processadores multicore
 - ▶ Servidores com transações independentes
 - ▶ Aplicações multithreaded nativas
 - ▶ Aplicações multi processos
 - ▶ Aplicações com múltiplas instâncias

- ▶ Número de núcleos de processamento em um chip
- ▶ Número de níveis de cache no chip
- ▶ Quantidade de cache compartilhada


Organização Multicore




(a) Dedicated L1 cache



(b) Dedicated L2 cache



(c) Shared L2 cache



(d) Shared L3 cache

Processador Intel Core i7




Figure 18.10 Intel Core i7 Block Diagram


- ▶ Problema: múltiplas cópias do mesmo dado em caches diferentes.
- ▶ Pode resultar em inconsistência do ponto de vista da memória.
- ▶ **Política write back**: operações de escrita é feita apenas na memória cache e atualiza memória principal apenas quando a memória cache é substituída.
- ▶ **Política write through**: todas as operações de escrita é feita na memória cache e na memória principal.
- ▶ Em ambos os casos pode haver inconsistência nas memórias caches.

Protocolo MESI

- ▶ **Modified:** a linha na cache foi modificada (diferente da memória principal) e está disponível apenas nessa cache.
- ▶ **Exclusive:** a linha na cache é a mesma que na memória e não está presente em outra cache.
- ▶ **Shared:** a linha na cache é a mesma que na memória principal e pode estar presente em outra cache.
- ▶ **Invalid:** a linha na cache não contém dado válido.

	M Modified	E Exclusive	S Shared	I Invalid
This cache line valid?	Yes	Yes	Yes	No
The memory copy is ...	out of date	valid	valid	—
Copies exist in other caches?	No	No	Maybe	Maybe
A write to this line ...	does not go to bus	does not go to bus	goes to bus and updates cache	goes directly to bus

Protocolo MESI



RH	Read hit	⬇️	Dirty line copyback
RMS	Read miss, shared	⊕	Invalidate transaction
RME	Read miss, exclusive	⊗	Read-with-intent-to-modify
WH	Write hit	⬆️	Cache line fill
WM	Write miss		
SHR	Snoop hit on read		
SHW	Snoop hit on write or read-with-intent-to-modify		

Cenários:

- ▶ Read Miss
 - ▶ outros processadores - M
 - ▶ outros processadores - ES
 - ▶ outros processadores - I
- ▶ Read Hit
- ▶ Write Miss
 - ▶ outros processadores - M
 - ▶ outros processadores - ES
- ▶ Write Hit
 - ▶ Shared
 - ▶ Exclusive e Modified